TUGAS INDIVIDU: PERANCANGAN RTL SEQUENTIAL CONVOLUTION ENGINE

Mata Kuliah: VLSI System
School of Electrical Engineering and Informatics (STEI)
Institut Teknologi Bandung

1. Deskripsi Tugas

Anda diminta untuk merancang unit pemrosesan konvolusi 2D (*Convolution Engine*) sekuensial yang mengimplementasikan arsitektur **FSMD (Finite State Machine with Datapath)** menggunakan bahasa deskripsi perangkat keras **Verilog HDL / SystemVerilog**.

Unit ini menerima masukan gambar/matriks piksel berukuran 5×5 dan matriks kernel filter 3×3, lalu menghasilkan matriks output berukuran 3×3 (dengan **stride = 1** dan tanpa *padding*).

2. Spesifikasi Sistem & Operasi Konvolusi

A. Persamaan Operasi Konvolusi

Untuk setiap titik keluaran $Y[i, j]$ (dengan $i, j \in \{0, 1, 2\}$):

$$Y[i, j] = \sum_{m=0}^{2} \sum_{n=0}^{2} X[i + m,\ j + n] \times K[m, n]$$

- X: Matriks Input (5×5)
- K: Matriks Kernel Filter (3×3)
- Y: Matriks Output (3×3)

B. Format Data & Efisiensi Hardware

- **Format Data Input Piksel (X):** Unsigned 8-bit (`[7:0]`)
- **Format Data Kernel Filter (K):** Signed 8-bit 2's complement (`[7:0]`)
- **Format Data Output Piksel (Y):** Signed 20-bit (`[19:0]`) untuk mencegah *overflow* pada akumulasi $9 \times$ (data $\times$ kernel).
- **Efisien Luas Area (MAC Sharing):** Mahasiswa **DILARANG** menggunakan 9 perkalian secara paralel sekaligus. Gunakan **1 unit MAC (Multiply-Accumulate)** secara sekuensial dengan *counter/looping* internal untuk menghitung tiap elemen output $Y[i, j]$.

Nama Sinyal	Tipe	Lebar Bit	Keterangan
`clk`	Input	1	Sinyal clock utama
`rst_n`	Input	1	Asynchronous reset (Active Low)
`start`	Input	1	Sinyal pemicu untuk memulai proses konvolusi
`in_valid`	Input	1	Indikator data X dan K siap dibaca dari buffer
`data_X`	Input	8	Input piksel $X[i, j]$ yang dimasukkan secara sekuensial
`data_K`	Input	8	Input bobot kernel $K[m, n]$ yang dimasukkan secara sekuensial
`out_valid`	Output	1	Sinyal pulsa 1-clock saat output $Y[i, j]$ valid
`data_Y`	Output	20	Hasil perhitungan konvolusi $Y[i, j]$
`done`	Output	1	Bernilai HIGH saat seluruh 9 elemen Y selesai dihitung

3. Spesifikasi Antarmuka (Pinout Signals)

4. Persyaratan Modul & Struktur RTL (FSMD)

Sistem harus dipisah secara jelas menjadi dua bagian utama:

1. **Datapath Module:**

   - Internal Register File/Buffer penyimpan masukan X ($5 \times 5 = 25$ Byte) dan K ($3 \times 3 = 9$ Byte).
   - 1 unit Multiplier (8-bit Unsigned $\times$ 8-bit Signed).
   - 1 unit Akumulator (Register penyimpan hasil penjumlahan sementara + Adder 20-bit).
   - Indexer/Pencacah alamat (i, j, m, n).

2. **Control Unit (FSM):**

   - `IDLE`**:** Menunggu sinyal `start`.
   - `LOAD`**:** Membaca dan menyimpan matriks X dan K ke dalam internal register.
   - `COMPUTE_MAC`**:** Melakukan eksekusi 9 kali perkalian-penjumlahan sekuensial per titik $Y[i, j]$.
   - `WRITE_OUT`**:** Mengeluarkan hasil `data_Y` beserta penegasan sinyal `out_valid`.
   - `DONE`**:** Menandai akhir komputasi seluruh 3×3 piksel keluaran.

5. Kasus Uji (Test Case Contoh untuk Testbench)

$$\text{Matriks Input } X \ (5 \times 5): \quad X = \begin{bmatrix} 1 & 2 & 0 & 1 & 3 \\ 2 & 1 & 3 & 2 & 0 \\ 0 & 1 & 2 & 1 & 1 \\ 1 & 3 & 0 & 2 & 2 \\ 2 & 0 & 1 & 0 & 1 \end{bmatrix}$$

$$\text{Matriks Kernel } K \ (3 \times 3): \quad K = \begin{bmatrix} 1 & 0 & -1 \\ 1 & 0 & -1 \\ 1 & 0 & -1 \end{bmatrix}$$

6. Petunjuk Penyusunan Laporan (Format PDF)

Mahasiswa diwajibkan menyusun laporan dalam format **PDF** dengan struktur sebagai berikut:

1. **Halaman Judul (Cover):** Judul Tugas, Nama & NIM, Program Studi/Institusi, Tanggal Pengumpulan.
2. **Bab I: Desain Sistem (System Architecture & Design):**
   - **Diagram ASM / FSM:** Diagram transisi *state* (`IDLE`, `LOAD`, `COMPUTE_MAC`, `WRITE_OUT`, `DONE`).
   - **Skematik Datapath:** Diagram blok tingkat register (Multiplexer, Register File, Multiplier 8-bit, Akumulator 20-bit, Counter).
   - **Deskripsi Modul Verilog:** Penjelasan pemisahan unit kontrol (FSM) dan datapath.
3. **Bab II: Kode Verilog RTL (Synthesizable Code):**
   - Kode Verilog utama (`conv2d_engine.v`) dengan komentar terstruktur.
4. **Bab III: Testbench & Strategi Pengujian:**
   - Penjelasan modul *Testbench* (`tb_conv2d.v`) dan masukan stimulus X dan K.
   - Perhitungan manual atau skrip verifikasi (Python) sebagai acuan kebenaran nilai $Y[i, j]$.
5. **Bab IV: Hasil Simulasi & Analisis Timing:**
   - **Screenshot Waveform:** Sinyal `clk`, `rst_n`, `start`, `data_X`, `data_K`, `out_valid`, `data_Y`, dan `done`.
   - **Verifikasi Gelombang:** Penjelasan transisi *state*, keabsahan `out_valid` per $Y[i, j]$, dan sinyal `done`.
   - **Tabel Perbandingan Hasil:** Perbandingan nilai $Y[i, j]$ simulasi RTL vs kalkulasi manual.
6. **Bab V: Kesimpulan & Pembahasan:**
   - Analisis penggunaan resource hardware (1 MAC vs 9 MAC paralel) dan total siklus *clock* yang dibutuhkan.

7. Ketentuan Pengumpulan Lampiran (Files Submission)

Mahasiswa wajib mengumpulkan file *archive* (`.zip` / `.tar.gz`) yang berisi:

1. `Laporan_NIM_Nama.pdf` (File laporan utama)
2. `conv2d_engine.v` (Source code RTL Verilog)
3. `tb_conv2d.v` (Source code Testbench Verilog)